Escoge la categoría

#QuédateEnCasa | Información importante sobre los despachos de libros impresos, importados e impresos bajo demanda | Ver aquí

Sistemas embebidos en FPGA

  • Autor:

  • Editores:

  • Editorial:

  • Año de Edición:

  • Idioma:

  • Nº Páginas:

  • ISBN:

  • Formato:
    Comparte

    Por: $67.000,00ou X de


    Comprar
    962_9789871609697_alfa
    Sistemas embebidos en FPGA
    Por: $67.000,00ou
    48x de $1.395,83
    sem juros
    ComprarVendedor Libreria de la U
    234435
    Los dispositivos FPGA permiten la implementación de todo el hardware y software de un sistema digital en un circuito integrado configurable, permitiendo desarrollos conocidos como sistemas-en-Chip-Programable. La especificación de todo el sistema se realiza en forma flexible debido a que su diseño e implementación involucran herramientas de desarrollo que permiten un elevado nivel de abstracción. El desarrollo de sistemas embebidos modernos demanda la implementación de funciones sofisticadas en plazos de diseño cortos. Los dispositivos FPGA posibilitan una gran flexibilidad en el diseño e implementación de estos sistemas. En este libro, se introducen los conceptos y metodologías necesarios para la realización de sistemas embebidos en dispositivos FPGA. Las metodologías de diseño, implementación y desarrollo estarán realizadas utilizando las plataformas y dispositivos de Altera, pero los fundamentos conceptuales permitirán su utilización en plataformas y dispositivos de otros fabricantes.

    Atributos LU

    Acabado (Físico)Rústica
    Tamaño (Físico)17 x 23 cm
    Peso (Físico)530
    Núm. Páginas322
    Año de Edición2014
    ISXN9789871609697
    TipoLibro
    Tabla de Contenido
    Capítulo 1
    Diseño de sistemas embebidos

    Introducción
    Sistemas embebidos en lógica programable
    Desafíos del diseño digital 
    Modelo de rebalse (Waterfall Model) 
    Modelo de prototipo (Prototype Model)
    Métricas de diseño 
    Velocidad
    Energía 
    Tamaño 
    Costo 
    Otras métricas de diseño
    Conclusiones

    Capítulo 2 
    Lógica programable y lenguajes de descripción de hardware

    Circuitos digitales con lógica programable 
    Circuito combinacional 
    Circuito secuencial 
    Dispositivos lógicos programables: CPLD y FPGA 
    Recursos adicionales en dispositivos FPGA 
    Lenguajes de descripción de hardware
    Niveles de abstracción en lenguajes de descripción de hardware 
    Síntesis y simulación de archivos de descripción de hardware
    Verilog HDL 
    Estructura module 
    Sección port list 
    Sección Declaraciones de ports 
    Sección Declaración de tipos de datos 
    Descripción de la funcionalidad del circuito 
    Instanciación de module 
    Conexión por orden y por nombre 
    Representación de valores en Verilog HDL 
    Operadores en Verilog HDL 
    Circuitos combinacionales y secuenciales en Verilog HDL 
    Bloque always 
    Sentencia assign 
    Estructuras de control 
    Sentencia if-else 
    Sentencia case 
    Sentencia for 
    Ejemplo 
    Multiplicador de Booth
    Conclusiones

    Capítulo 3 
    Herramientas de diseño de hardware

    Herramientas de diseño de hardware 
    Flujo de diseño con dispositivos lógicos configurables 
    Plataformas y licencias de Quartus II
     Proyectos en Quartus II 
    Interfaz gráfica de Quartus II 
    Creación de proyecto 
    Creación del archivo de diseño 
    Entrada del diseño (Design Entry)
    Compilación del diseño 
    Etapa fitter (place & route) 
    Configuración
    Asignación de pines (Pin Planner)
    Programador del dispositivo
    Simulación del diseño 
    Simulación de diseños digitales con lenguajes de descripción de hardware: testbench 
    Simulación en el flujo de diseño de Quartus II 
    Flujos de simulación en Quartus II 
    Configuración de la simulación en Quartus II (opción NativeLink) 
    Inicialización de ModelSim a Nivel RTL (opción NativeLink) 
    Inicialización de ModelSim a Nivel Gate (opción NativeLink) 
    Simulación con ModelSim 
    Configuración de los estímulos de la simulación 
    Conclusiones

    Capítulo 4 
    Soft-processors en dispositivos FPGA

    Introducción a soft-processors 
    Arquitectura del procesador Nios II 
    Características del procesador Nios II
    Versiones de Nios II 
    Instrucciones personalizables (Custom Instructions)
    Síntesis de software a hardware 
    Licencia de Nios II 
    Recomendaciones para diseños con Nios II 
    Concepto de configuración de soft-processors 
    Flexibilidad de periféricos y mapa de direcciones 
    Bus Avalon 
    Características del bus Avalon 
    Interfaz Avalon Memory-Mapped 
    Transferencias en Avalon-MM 
    Típica transferencia de lectura y escritura 
    Transferencias de lectura y escritura con wait-states fijos 
    Transferencia con pipeline 
    Transferencias burst 
    Interfaz Avalon Interrupt 
    Generador de interrupción 
    Receptor de interrupción 
    Interfaz Avalon Streaming
    Características de la interfaz Avalon Streaming
    Interfaz Avalon Conduit 
    Interfaz Avalon Tri-state Conduit
    Componentes de biblioteca
    Conclusiones

    Capítulo 5 
    Diseño de sistemas embebidos en lógica programable

    Sistemas-en-chip-programable (SOPC) 
    Flujo de Diseño de Sistemas en Chips Programables 
    Qsys y SOPC Builder 
    Directorio de proyecto en Qsys 
    Diseño de SOPC en Qsys 
    Realización del flujo de diseño de un SOPC 
    Creación del proyecto de máxima jerarquía 
    Creación del diseño del SOPC 
    Configuración del SOPC 
    Interfaz gráfica de Qsys
    Definición de la fuente de reloj externa 
    Configuración de los componentes 
    Selección y configuración del procesador Nios II 
    Selección y configuración de la memoria RAM interna del dispositivo FPGA 
    Selección y configuración del temporizador del sistema (Interval Timer) 
    Selección y configuración de un puerto de entrada/salida (PIO Parallel IO) 
    Selección y configuración de un puerto de comunicaciones JTAG (JTAG UART) 
    Configuración del SOPC 
    Asignación automática de direcciones de memoria 
    Asignación automática de interrupciones 
    Configuración de los vectores de reset y exception del procesador Nios II del sistema 
    Configuración de las entradas y salidas del SOPC 
    Generación del sistema en Qsys
    Solapa del generador del sistema (Generation)
    Instanciación del SOPC en Quartus II
    Agregado de lógica adicional y asignación de pines 
    Agregado de lógica adicional 
    Asignación de nombres a los puertos 
    Conexión de la lógica externa 
    Asignación de pines
    Conclusiones

    Capítulo 6 
    Generación del software

    Generación de software para Nios II
    Capa de abstracción de hardware (HAL) y Sistemas Operativos (OS)
    Capa de abstracción de hardware (HAL) 
    Sistema operativo (OS) 
    Estructura monolítica 
    Estructura micronúcleo 
    Estructura híbrida 
    Sistemas operativos para SOPC
    Estructura de la HAL de Altera 
    Modelo genérico de los controladores de dispositivos de la HAL de Altera
    Desarrollo de software embebido para el procesador Nios II de Altera 
    Ambiente de desarrollo de software para el procesador Nios II 
    Flujo de diseño con Nios II EDS 
    Makefile y Nios II SBT
    Creación de un proyecto de software en Nios II SBT 
    Ejecución de Eclipse para Nios II SBT y la inicialización del espacio de trabajo 
    Estableciendo el espacio de trabajo del proyecto (Workbench) 
    Creación del proyecto en Nios II SBT 
    Programación del código de la aplicación
    Configuración del proyecto BSP: editor de BSP (BSP Editor) 
    Solapa Main 
    Categoría Common 
    Categoría Advanced 
    Solapa Software Packages 
    Solapa Drivers 
    Solapa Linker 
    Solapa Enable File Generation 
    Solapa Target BSP Directory
    Propiedades del proyecto BSP
    Configuración del proyecto de aplicación
    Construcción de los proyectos
    Conclusiones

    Capítulo 7 
    Implementación del SOPC

    Introducción
    Implementación del hardware y software
    Ejecución del software desde memoria interna del dispositivo FPGA 
    Creación de los archivos de inicialización de memoria interna 
    Inclusión automática de los archivos de inicialización de memoria al proyecto Quartus II 
    Inclusión manual de los archivos de inicialización de memoria al proyecto Quartus II 
    Ventajas y desventajas de la utilización de memoria interna del dispositivo FPGA
    Ejecución del software desde la memoria flash de configuración del dispositivo FPGA
    Aplicación boot loading
    Configuración por defecto de boot loading en la HAL de Altera
    Configuración de opciones de la aplicación boot loading 
    Inclusión de memoria flash en el SOPC 
    Selección y configuración de memoria flash en SOPC 
    Programación de la flash del sistema 
    Creación del archivo de configuración de Flash Programmer 
    Especificación de la configuración de Flash Programmer 
    Opciones de Flash Programmer 
    Ejecución del software desde memoria externa de almacenamiento masivo
    Características de las memorias SD 
    Modo de funcionamiento de las memorias SD 
    Selección y configuración de memoria SD en SOPC 
    Conclusiones

    Capítulo 8 
    Verificación del funcionamiento de sistemas embebidos en dispositivos FPGA

    Introducción
    Simulación de SOPC 
    Generación de un modelo de simulación en Qsys
    Depuración en placa de desarrollo de SOPC 
    Nios II Software Build Tools for Eclipse 
    Componente Nios II System ID 
    Generación del archivo OBJdump 
    Consola de Nios II y funciones de la biblioteca stdio 
    Desbordamiento de la pila
    Puntos de quiebre (Breakpoints) y ejecución paso-a-paso 
    In-System Memory Content Editor
    SignalTap II Logic Analyzer
    Conclusiones

    Capítulo 9 
    El lenguaje de comandos Tcl

    Introducción
    El lenguaje de comandos Tcl
    Sintaxis básica del lenguaje Tcl 
    Intérprete Tcl 
    Creación de archivos de comandos Tcl 
    Ejecución de archivos de comandos Tcl 
    Creación y sustitución de variables en Tcl 
    Creación de variables 
    Sustitución $
    Operaciones aritméticas con variables: comando expr 
    Sustitución anidada [ ] 
    Sustitución backslash 
    Evaluación de cadenas de caracteres: comando eval 
    Listas
    llength 
    lindex 
    lsearch 
    lappend
    foreach 
    Estructuras de control en Tcl 
    Comando if/then/else/elseif
    Comando switch 
    Comando for 
    Comando foreach
    Comando while
    Comando break y continue
    Procedimientos 
    Alcance de las variables en procedimientos (Scope) 
    Comandos de entrada/salida 
    Comando open 
    Comando close
    Comando puts
    Comando gets 
    Comentario 
    Ejecución de archivos Tcl por línea de comando

    Capítulo 10 
    Lenguaje de comandos Tcl en herramientas de diseño: Quartus II

    Lenguaje de comandos Tcl en herramientas de diseño
    Soporte de archivos de comandos Tcl en Quartus II 
    Paquetes Tcl (Tcl Packages) 
    Ejecutables de línea de comandos de Quartus II 
    Utilidad para ayuda de paquetes y comandos Tcl en Quartus II
    Creación y manipulación de proyectos en Quartus II con comandos Tcl 
    Paquete ::quartus::project 
    Comando project_exist 
    Comando project_new
    Comando project_open 
    Comando project_close 
    Comando create_revision 
    Comando export_assignments 
    Creación de proyectos en Quartus II mediante comandos Tcl 
    Ejemplo: creación de proyecto en Quartus II mediante comandos Tcl 
    Asignación de pines 
    Compilación de proyectos en Quartus II con comandos Tcl
    Paquete ::quartus::flow 
    Comando execute_flow 
    Compilación de Proyectos en Quartus II mediante comandos Tcl 
    Ejemplo: compilación de proyecto en Quartus II mediante comandos Tcl 
    Conclusiones

    Capítulo 11 
    Utilidades y archivos de comandos para la generación de SOPC

    Introducción
    Utilidades en Qsys y Nios II SBT
    Utilidades y archivos de comandos en Qsys 
    Creación y manipulación de SOPC con qsys-script 
    Ejemplo de arquitectura de SOPC en Qsys 
    Generación del SOPC en Qsys con ip-generate 
    Generación de los archivos de simulación del SOPC con ip-make-simscript
    Utilidades y archivos de comandos en Nios II SBT 
    Archivos makefile en Nios II SBT
    Archivos de comandos y utilidades de línea de comandos de Nios II SBT 
    Comandos Tcl para la configuración del proyecto BSP 
    Generación del proyecto BSP y comandos Tcl “Callbacks” 
    Herramientas de línea de comando GNU para Nios II (Consola “bash”) 
    Utilidades GNU para Nios II de Altera 
    nios2-elf-gcc y nios2-elf-g++
    nios2-elf-objdump 
    Creación de archivos de inicialización de memoria
    Conclusiones

    Referencias
    Anexo 1 Instalación de Linux CentOS-5
    Anexo 2 Instalación de Quartus II Web Edition versión 13
    Pasos para la instalación
    Configuración del menú de aplicaciones en CentOS
    Anexo 3 Flujo de diseño con utilidades de línea de comandos
    Introducción
    Flujo de diseño del proyecto en Quartus II mediante línea de Comandos
    Flujo de diseño de proyecto SOPC en Qsys mediante línea de comandos
    Flujo de diseño de proyecto BSP mediante línea de comandos
    Flujo de diseño de proyecto de aplicación mediante línea de comandos
    Anexo 4 Comandos Tcl para la utilidad “qsys-script”  
    Ejemplo 
    Comandos Tcl de qsys-script
    Anexo 5 Comandos Tcl para la configuración de proyectos BSP
    Anexo 6 Referencia de configuraciones de BSP, paquetes de software y controladores
    Anexo 7 Funciones y estructuras de la HAL de Altera
    Funciones de la API de la HAL de Altera 
    Estructuras estándar de la HAL de Altera
    Anexo 8 Biblioteca de código abierto newlib
    Introducción 
    Tipos de datos en C 
    Funciones de utilidades estándar (stdlib.h) 
    Macros y funciones para caracteres (ctype.h) 
    Funciones de entrada/salida (stdio.h) 
    Manipulación de memoria y string (string.h) 
    String del tipo wide character (wchar.h) 
    Manejo de señales: signal handling (signal.h)
    Funciones de tiempo (time.h) 
    Configuración Local (locale.h) 
    Reentrancia
    Llamadas al sistema (System Calls) 
    Definiciones para la interfaz con el sistema operativo (stubs)
    AutorRicardo Cayssials
    TítuloSistemas embebidos en FPGA

    Títulos Similares